A arquitetura Vertical Transport Field Effect Transistors (VTFET) foi apresentado durante a conferência IEDM em São Francisco pela Samsung e IBM. Trata-se de um novo design para a arquitetura dos semicondutores, que troca a habitual disposição horizontal na superfície do silício, para um agrupamento vertical dos mesmos. Nesta nova composição, os transístores estão agrupados de forma perpendicular entre si, fazendo a energia fluir de forma vertical.

As gigantes tecnológicas destacam duas vantagens neste novo design. A primeira é que vai permitir ultrapassar as limitações de performance atuais. Por outro lado, estima-se que o sistema vai desperdiçar menos energia, por permitir uma corrente mais fluída. As empresas estimam que os processadores construídos com esta arquitetura possam ser duas vezes mais rápidos ou consigam diminuir em 85% a energia usada nos transístores atuais.

Em termos práticos, um smartphone que utilize um processador baseado nesta arquitetura pode ter uma autonomia que dure uma semana com apenas uma carga. Além disso, numa altura em que a mineração de criptomoedas tem sobrecarregado os sistemas, esta solução será energeticamente mais eficiente e com menos impacto no ambiente, reporta a Interesting Engeneering.

Embora as empresas ainda não tenham revelado a sua agenda de comercialização dos novos chips, a Intel também está na corrida de tecnologia semelhante. Segundo a Reuters, a Intel planeia lançar em 2025 chips em três dimensões, ou seja, os transístores são empilhados tanto na vertical como na horizontal, permitindo estabelecer 10 vezes mais ligações entre si.

A Intel acredita que a tecnologia vai permitir um aumento de 30 a 50% de aumento no número de transístores que podem ser agrupados. Agrupar transístores, significa tornar os chips cada vez mais rápidos, e colocados na vertical poupa-se espaço.